超越冯诺依曼计算机架构，研发高效、低功耗的信息处理系统是信息科学技术领域几十年来的核心命题之一。近日，北京大学信息科学技术学院微纳电子研究院康晋锋教授课题组利用新型阻变器件构建了一种新的硬件架构。研究成果近期以《一种具有逻辑学习功能的计算、存储一体化并行处理硬件架构》（A learnable parallel processing architecture towards unity of memory and computing）为题，发表在《自然》（Nature）出版集团的《科学报告》（Scientific Reports）上，本科生李海桐与博士后高滨为论文共同第一作者，康晋锋教授为论文通讯作者。

在主导计算机数十年的冯诺依曼架构中，逻辑运算与数据存取发生在不同地方，两个模块间通过系统总线进行通信。随着人类信息社会的飞速发展和计算数据量的激增，传统架构中的频繁数据交换导致大量功耗浪费在总线上，同时也制约了信息处理速度，由此造成著名的“冯诺依曼瓶颈”。然而，海量信息处理、物联网、可穿戴设备等一系列新兴应用场景对更高效、更低功耗、更高集成度的新型硬件处理系统的需求日益增加。

康晋锋课题组基于一种在电压控制下可发生电阻转变的新型阻变器件，自底向上开发并演示了逻辑计算与数据存储一体化的非冯诺依曼硬件处理系统iMemComp。该系统可实现逻辑运算的原位实时存储，同时基于阻变器件自身的非挥发特性，可学习记忆各种通用逻辑运算并重复利用，大大提升计算速度并有效降低功耗。与国际半导体技术路线图（ITRS）所预测的15 nm先进CMOS（互补金属氧化物半导体）加法器相比，基于iMemComp架构的加法器的功耗可降低60.3%，计算速度却提升76.8%，同时芯片面积可缩小700倍。

上述研究工作得到国家重点基础研究发展规划（“973”计划）、国家自然科学基金等资助，被认为有望开辟阻变器件的一个全新应用领域。（来源：北京大学）