集成光学是用光子集成线路实现光信号合成、处理和探测的技术，因此也被称为“光芯片”技术。在过去20年里，集成光学技术已实现从“实验室演示”到“工业级量产”的跨越，并成功应用在高速高容量光通信网络和数据中心。目前，用硅和磷化铟异质集成方式实现的电泵浦半导体激光器芯片已经实现商业化，并广泛应用于光互连数据中心。然而，硅和磷化铟仍存在光传输损耗过高等材料局限。

近日，深圳国际量子研究院研究员刘骏秋团队与杭州芯傲光电有限公司合作，实现了超低损耗氮化硅集成光学技术从“实验室演示”到“工业级大规模量产”的转化。联合团队首次在国内建立超低损耗、大尺寸晶圆、厚氮化硅光芯片工艺，且多项指标和综合性能达到国际最好水平。近日，相关研究在《光子学研究》上发表。

6寸晶圆上实拍的氮化硅集成光路。受访者供图

“光赛道”的挑战

集成光学被视为有可能突破摩尔定律的“新赛道”，但其自身仍存在诸多发展局限。其中，实现超低损耗集成光波导是该领域最基本、最核心的挑战之一。

氮化硅材料的引入，为人们提供了一个解决方案。氮化硅不仅具有多项优异的光学特性，而且氮化硅片上集成光波导的加工也能完美兼容当下标准的CMOS硅芯片制造工艺。目前，世界上仅少数几个实验室实现了0.01 dB每厘米甚至更低的光传输损耗。利用超低损耗氮化硅片上光波导来构建高品质因子光学微腔和复杂线性网络，人们实现了芯片集成的光频率梳、窄线宽激光器、光放大器、压缩量子光源及光神经网络等。

尽管国际上主要代工厂都能提供氮化硅光芯片生产和流片服务，但其光损耗离学术界报道的最好指标仍有显著差距。

“事实上，超低损耗氮化硅光芯片在工业产线上仍面临很多挑战。”杭州芯傲光电有限公司总经理兼首席技术官叶志超博士告诉《中国科学报》，“比如高质量氮化硅薄膜沉积厚度超过400 纳米时，极易产生裂纹。如何在大尺寸晶圆工业产线上实现超低损耗的厚氮化硅薄膜，同时保证无裂缝和高良率（超过97%），是当下迫切需要解决的问题。”

解决“卡脖子”问题

为解决这些问题，杭州芯傲光电有限公司开发了一套基于6英寸晶圆的CMOS减法芯片工艺，结合先进的深紫外步进光刻技术，以及氮化硅材料生长、刻蚀、退火、钝化等技术，成功制备出厚度超过810 纳米、光损耗低于0.026 dB每厘米的氮化硅光芯片。

深圳国际量子研究院团队对这些光芯片的损耗、色散、耦合强度、均匀性等光学性质进行了系统分析，发现这些氮化硅光芯片的综合性能已到达国际最高水平。基于环形微腔的实验表征证明，该工艺具有接近100%的良率。这保障了超低损耗氮化硅光芯片技术真正实现落地应用。

利用这些芯片，深圳国际量子研究院的研究人员实现了氮化硅芯片集成的孤子光频率梳，其光谱范围覆盖整个光通信的C波段，且重复频率在微波K波段。

“这种芯片集成光频率梳器件可以直接用于光微波生成、高容量相干光通信和天文光谱仪校准等前沿领域。这些应用国外已有相关报道，国内相关研究也在积极开展。”杭州芯傲光电有限公司副总经理黄张君博士说。

目前，国际上仅美国、瑞士和瑞典拥有超低损耗氮化硅光芯片生产技术，并已形成技术壁垒，我国很多高校和科研单位使用的相关技术和产品均依赖进口。因此，该工作是打破西方技术壁垒、建立全流程光芯片加工技术的重要突破。相关技术对发展未来片上光器件、光通信、激光雷达、神经网络、量子信息处理、传感和精密测量将起到重要作用。

“这项工作的亮点是实现了自主研发、自主可控、特色和应用面鲜明的光芯片技术，且多项工艺和技术指标世界领先。”叶志超说，“在当前的国际环境下，科技自立自强尤为必要。我们的工作解决该领域一个‘卡脖子’问题。”

为支持国产期刊，研究团队将论文投给中国激光杂志社创办的国际光学期刊《光子学研究》。论文审稿专家评论说：“这篇论文相当完整和扎实。”“这将为基于微腔光频梳的研究提供大量机会。”另一位审稿人认为，这篇论文“结果令人印象深刻，这项工作是氮化硅光子集成技术线路走向成熟的重要一步”。

目前，该团队部分芯片已交付国内外相关研究单位开展合作研究。

真正的“跨越”

芯片尺寸的微缩和硅片直径的增大，一直是集成电路工艺领域追求的目标。在集成光学领域，考虑到光的衍射极限，目前90纳米甚至180纳米制程完全可以满足需求。因此人们关注的重点是器件整体性能，如损耗和色散调控，以及大规模制造的产量和良率等因素。

“对集成光学而言，这项工作的重点不是制程的提升。”刘骏秋解释说，“我们实现的‘跨越’主要是，以前的工作大都基于小尺寸晶圆、利用电子束曝光来制备。这是首次在芯片制备流程中，把很多核心步骤换成了工业生产线上的常用技术，包括使用大尺寸晶圆和深紫外步进式光刻机等，并进行各步骤间的整合与协调，使工艺流程与工业线技术更兼容。真正实现了既保证超低损耗，又显著提升芯片的产量和良率。”

目前，实验室里实现厚氮化硅技术光损耗的最好指标是0.01 dB每厘米，该技术实现了0.02 dB每厘米（损耗数值越小越好）。尽管离国际最好指标仍略有差距，但由于用了6英寸大尺寸晶圆，每片晶圆上能制备的芯片数量反而得到极大提升。研究团队表示，目前他们正积极优化工艺，未来有望实现0.007 dB每厘米的损耗。

在实际生产中，“良率”是工业界高度关注的指标，因为若一项技术的良率低，则严重影响其实际量产和应用价值。而作学术研究时，人们通常不关心该指标，发表文章也不需要讨论“良率”问题，甚至有人刻意避免讨论该问题。对于以发论文为目的的研究来说，100个样品里能做成一个，就能发表文章了。

“但技术落地必须考虑良率。”刘骏秋认为，工业生产线上出来的产品，就应该良率高，芯片加工制造尤其如此。比如，台积电把一个技术推向生产线，前提条件就是良率超过97%。因此在该项研究中，研究团队首次将“良率”作为重要指标进行表征和分析，结果发现其实现了良率接近100%。

“这些指标既是技术的‘跨越’，也是领域的‘跨越’。”刘骏秋补充说，“我们实际上把两个领域——学术界和工业界——连接起来了。现在大家可以在同一个话语体系里谈一件事情，并形成基本共识。”（来源：中国科学报 张双虎）

相关论文信息：https://doi.org/10.1364/PRJ.486379